Xilinx Vivado 도구를 위한 10G 이더넷 교환기 IP 커널

10G 망관 이더넷 스위치 IP는 Xilinx Vivado IPI 툴에 통합되어 있다. 이 그래픽 인터페이스는 높은 수준의 시점으로부터 IP의 일반적인 매개변수를 구성할 수 있도록 한다. 합성 시간에 이러한 유연성이 있기 때문에 주어진 응용 프로그램 및 장치의 기능과 포트 측면에서 최적화된 구현을 얻는 것이 가능하다. 또한 모든 HDL 언어를 사용하여 IP를 직접 인스턴스화할 수 있다.

문의 보내기
Click Here
Click Here
Click Here
Click Here
Previous slide
Next slide

10G 관리 이더넷 교환기 IP 코어

10G 이더넷 스위치 IP 코어

10G 관리 이더넷 교환기(MES) IP커널은 전속 팀 헤드 효과 임의 교차 매트릭스가 있으며 모든 포트 간의 연속 전송을 허용한다. 32개에 달하는 포트를 지지하고 다양한 선속이 있다. 본 교환기는 프레임 무결성 검사에 대한 이더넷 표준 정책을 만족시키는 저장및 전달 전환 방법을 구현한다.

내부 미세구조는 핵심용 사례에서 교환기의 신뢰성을 확보할 수 있다. 예를 들어 가상 출력팀열 조합의 거울상은 MAC 표토량 동시 방문 행렬을 허용했다. IP는 외부 메모리 없이 요청하지 않는다.

10G MES는 다중 속도(100M/1G/2.5G/5G/10Gs) 스위치 IP이며 IEEE 1588 V2 투명 클럭 기능을 지원한다. 이 기능은 PTP 이벤트 메시지를 수정하고 스위치를 통과하는 데 걸리는 시간을 고려한다. 본 고안은 네트워크 전체의 전송차이를 보상하여 전송정확도를 향상시킨다. 구체적으로, 10G MES는 또한 각 포트가 독립적인 하드웨어를 사용하도록 하여 IEEE 1588 V2 One Step 투명 시계 피어(P2P) 기능을 지원한다. 이 기능은 체류 시간뿐만 아니라 각 링크의 지연도 보상해 준다.
10G MES는 다중 속도(100M/1G/2.5G/5G/10Gs) 스위치 IP이며 IEEE 1588 V2 투명 클럭 기능을 지원한다. 이 기능은 PTP 이벤트 메시지를 수정하고 스위치를 통과하는 데 걸리는 시간을 고려한다. 본 고안은 네트워크 전체의 전송차이를 보상하여 전송정확도를 향상시킨다. 구체적으로, 10G MES는 또한 각 포트가 독립적인 하드웨어를 사용하도록 하여 IEEE 1588 V2 One Step 투명 시계 피어(P2P) 기능을 지원한다. 이 기능은 체류 시간뿐만 아니라 각 링크의 지연도 보상해 준다.

IP는 이더넷 PHY 장치를 위한 MII/GMII/RGMII 네이티브 인터페이스를 포함하며 Xilinx IP와 결합하여 RMII/SGMIIQ/SGMII 및 USXGMII와 같은 인터페이스를 지원할 수 있다. 또한 AXI4-Stream 인터페이스를 제공하여 SAS crypt와 같은 다른 IP 커널과의 연결을 단순화하여 선속 보안을 실현한다.