정확한 시간 기반 IP 코어

정확한 시간 기반 IP 코어: IEEE1588v2 일반 및 경계 시계

정확한 시간 기반 은 Xilinx FPGA의 IEEE 1588-2008 v2 호환 클럭 동기화 IP 커널이다.IEEE 1588 메시지에 정확하게 타임스탬프를 찍고 호환되는 타이머를 제공할 수 있다.이 모든 과정은 하드웨어 모듈에 의해 수행된다.

시간 정밀 기반 IP는 서로 다른 하드웨어와 소프트웨어 요소를 포함.

  • 하드웨어 타임스탬프 장치(TSU)는 IEEE 1588 이벤트 메시지에 정확하게 타임스탬프를 추가할 수 있으며 서브마이크로초 정확도를 가진 조정 가능한 타이머를 제공한다. 실제로 정확한 시간 기반은 PTB TSU와 PTB Lite TSU의 두 가지 버전을 제공한다.
  • PTB TSU는 MAC와 PHY 사이의 미디어 독립 인터페이스([G] MII)에 연결되도록 설계되어 모든 이더넷 프레임을 분석하고 IEEE 1588을 확인한다.
  • PTBLite TSU는 Zynq GMAC에 포함된 PTP 분석기를 사용하여 더 적은 FPGA 리소스를 사용하여 TSU를 제공하지만 PS GMAC의 IEEE 1588 하드 링크 논리에 몇 가지 제한이 있다.
문의 보내기
  • PTB TSU는 MAC와 PHY 사이의 미디어 독립 인터페이스([G] MII)에 연결되도록 설계되어 모든 이더넷 프레임을 분석하고 IEEE 1588을 확인한다.
  • PTBLite TSU는 Zynq GMAC에 포함된 PTP 분석기를 사용하여 더 적은 FPGA 리소스를 사용하여 TSU를 제공하지만 PS GMAC의 IEEE 1588 하드 링크 논리에 몇 가지 제한이 있다.
TSU의 두 버전 모두 내부 조정 가능한 타이머를 사용하거나 다른 TSU에서 타이머 값을 얻을 수 있다. 따라서 여러 이더넷 연결은 동일한 타이머를 공유할 수 있고 다른 이더넷 연결은 고유한 타이머를 가질 수 있다.
  • 소프트웨어 PTP 참조 설계. SoC-e는 Linux PTP 하드웨어 클럭(PHC) 하위 시스템을 사용하여 TSU에 액세스할 수 있는 Linux 커널 패치를 제공한다. 다른 기능이 있는 오픈 소스 리눅스 PTP 소프트웨어 스택의 수정된 버전도 제공된다. 모듈식 설계로 인해 다른 작업으로 이식하는 것이 가능하다.