IRIGtimeM IRIG-B 마스터 IP 코어

IRIGtimeM: IRIG-B 마스터 IP 코어

IRIGtimeM은 FPGA 디바이스에서 IRIG 200-04 호환 시간 동기화 마스터를 구현한다. 이 IRIG-B 마스터 IP는 모든 IRIG-B 코딩 식과 DCLS 및 AM 변조를 지원하여 최대의 유연성을 제공하도록 설계되었다.

이 IRIG-B 마스터 IP는 구성에서 선택한 IRIG-B 시간 코드에 따라 필수 및 선택 시간 정보(초, 분, 시간, 일, 년, 제어 기능 및 연속 이진 초)를 포함하여 초당 IRIG-B 프레임을 생성한다. 이 IP는 자율 운영을 지원할 수 있으며 과도한 구성이 필요하다.

이하 Xilinx FPGA 시리즈 IRIGtimeM지지:
문의 보내기

Xilinx Vivado 도구용 이더넷 스위치 IP 커널

그래픽 사용자 인터페이스에서 IP 커널을 사용하고 간단한 방식으로 IP 매개변수를 구성할 수 있는 새로운 Xilinx Vivado 도구를 사용하여 FPGA 설계에 쉽게 통합할 수 있다.