MultiSync IP Core-이중화 시간 동기화

MultiSync IP Core：시간 동기 중복

MULTIsync IP 코어는 서브마이크로초의 시간 동기화를 제공하는 다중 프로토콜 이중화 시간 동기화 코어다. IEEE 1588-2008(PTPv2) 및 IRIG-B 시간 동기화 프로토콜을 사용하여 시간 동기화를 제공할 수 있다.

MULTIsync IP 커널은 다음 동시 입력 소스를 지원:
  • PTP: 이더넷.입력측 PTP 슬레이브
  • IRIG-B: IRIG-B에 맞는 신호다. 입력단의 IRIG-B 슬레이브
  • 프리랜서 타이머 : 디지털 입력
MULTIsync IP Core는 다음과 같은 동기 출력 옵션을 지원:
  • PTP: 이더넷.출력에 있는 PTP 마스터
  • IRIG-B: IRIG-B에 맞는 신호다. 출력의 IRIG-B 슬레이브
  • 프리랜서 타이머 : 디지털 출력
이러한 다기능성은 MULTI 동기화의 다양한 사용 사례를 서로 보완할 수 있도록 한다.
  • 이는 시간 동기화 이중화를 제공하여 IP를 PTP 네트워크와 IRIG-B 마스터에 동시에 연결할 수 있다. 사용자는 3개의 사용 가능한 시간(PTP, IRIG-B, 자유 실행 타이머) 중 하나의 시간 소스를 선택할 수 있다.
  • IP가 선택된 마스터와 동기화되면 PRIG에서 IRIG-B로 또는 IRIG-B에서 PTP로 가는 브리지 역할을 할 수 있다.
  • PTP 또는 IRIG-B 마스터 역할을 할 수 있다.
MULTI 동기화는 SoC-E HSR-PRP 스위치, TSN 스위치, 비망관 이더넷 스위치 또는 망관 이더넷 스위치의 IP 코어 조합에서 이더넷 트래픽 스위칭 기능 또는 HSR 및 PRP 이중화를 도입하는 데 사용할 수 있다.
문의 보내기

새로운 Xilinx Vivado 도구를 사용하여 MULTIsync를 FPGA 설계에 쉽게 통합할 수 있으며, 이 도구는 그래픽 사용자 인터페이스에서 IP 커널을 사용하고 간단한 방식으로 IP 매개변수를 구성할 수 있다.