정확한 시간 기반 IP 코어: IEEE1588v2 일반 및 경계 시계
정확한 시간 기반 은 Xilinx FPGA의 IEEE 1588-2008 v2 호환 클럭 동기화 IP 커널이다.IEEE 1588 메시지에 정확하게 타임스탬프를 찍고 호환되는 타이머를 제공할 수 있다.이 모든 과정은 하드웨어 모듈에 의해 수행된다.
시간 정밀 기반 IP는 서로 다른 하드웨어와 소프트웨어 요소를 포함.
- 하드웨어 타임스탬프 장치(TSU)는 IEEE 1588 이벤트 메시지에 정확하게 타임스탬프를 추가할 수 있으며 서브마이크로초 정확도를 가진 조정 가능한 타이머를 제공한다. 실제로 정확한 시간 기반은 PTB TSU와 PTB Lite TSU의 두 가지 버전을 제공한다.
- PTB TSU는 MAC와 PHY 사이의 미디어 독립 인터페이스([G] MII)에 연결되도록 설계되어 모든 이더넷 프레임을 분석하고 IEEE 1588을 확인한다.
- PTBLite TSU는 Zynq GMAC에 포함된 PTP 분석기를 사용하여 더 적은 FPGA 리소스를 사용하여 TSU를 제공하지만 PS GMAC의 IEEE 1588 하드 링크 논리에 몇 가지 제한이 있다.
- PTB TSU는 MAC와 PHY 사이의 미디어 독립 인터페이스([G] MII)에 연결되도록 설계되어 모든 이더넷 프레임을 분석하고 IEEE 1588을 확인한다.
- PTBLite TSU는 Zynq GMAC에 포함된 PTP 분석기를 사용하여 더 적은 FPGA 리소스를 사용하여 TSU를 제공하지만 PS GMAC의 IEEE 1588 하드 링크 논리에 몇 가지 제한이 있다.
정확한 시간 기반 IP 코어 주요 기능:
하드웨어 기능:
●10/100/1000Mbps/AXI-Stream(10Gbps/25Gbps용) 인터페이스 지원
●32비트 초/32비트 나노초 카운터
●32비트 아나초 주파수 조정
●초당 1펄스 출력
●옵션 주파수 출력(1KHz/2KHz/4KHz/8KHz/16KHz/32KHz)
●가장 낮은 FPGA 자원 활용률
●알람 생성
●이벤트 타임스탬프
소프트웨어 기능:
●일반시계(마스터 및 슬레이브) 작동
●엔드 투 엔드 및 피어 투 피어 지연 메커니즘 지원
●레이어 2(이더넷)와 레이어 3(IPv4) 인터페이스 모두 PTP 지원
●HSR-PRP 및 이더넷 IP 커널과 함께 사용할 수 있습니다.
●VLAN 지원
●산업 프로필: 기본, 전원, 전원 유틸리티 IEC 61850-9-3, IEEE 802.1AS’
●자동차 프로필 : IEEE 802.1AS 일반 PTP(gPTP) 프로필
●기업 프로필/5G/전기통신 프로필: G.8265.1, G.8275.1 및 G.8275.2
IEEE 1588 시스템에서 얻은 최종 정확도는 많은 요인(로컬 클럭의 주파수 및 품질, 데이터 체인에서 타임스탬프의 위치 등)에 따라 다르다. 참고로 다음 그림은 상용 Grandmaster 장치에서 생성된 PPS와 Zedboard Avnet Devopment Platfrom에서 생성된 PPS 사이의 측정 오류를 보여준다.
●7-Series (Zynq, Spartan, Artix, Kintex, Virtex)
●Ultrascale (Kintex, Virtex)
●Ultrascale+ (Zynq MPSoC, Kintex, Virtex)
●Versal ACAP
SoC-e SMARTzynq brick(추천)
시간 정밀 기반 IP 코어: IEEE1588v2 일반 및 경계 시계