10M/100M/1G MES–매니지드 이더넷 스위치 IP 코어

매니지드 이더넷 스위치 IP 코어 주요 기능:

인터페이스
●전이중 또는 반이중 이더넷 인터페이스(1Gbps까지)
●반이중 10/100 Mbps 이더넷 인터페이스
●10Gbps 이더넷 인터페이스
●전이중 100M/1G/2.5G/5G/10G 이더넷 인터페이스
●이더넷 포트 3개부터 32개까지 구성 가능
●MII/RMII/GMII/RGMII/SGMII/QSGMII/USXGMII 물리층 장비(PHY) 인터페이스
●포트마다 다른 데이터 속도 지원
●동케이블과 광섬유매체 인터페이스 :
100M/1G/2.5G/5GBase-T, 100MBase-FX, 1GBase-X, 10GBase-SR, 10GBase-LR, 10GBase-BX

교환
●동적 또는 정적 MAC 테이블 (최대 4096개 항목)
●점보 프레임 관리
●이더넷 기반 교환
●입구 포트 미러링
●라디오/멀티캐스트 폭풍 보호
●포트당 속도 제한(방송, 멀티캐스트, 유니캐스트 트래픽)
●배치
●MDIO, UART, AXI4-Lite 또는 CoE (이더넷 구성)
●IP 핵 구매 시 드라이버 제공

시간 동기화
●IEEE 1588v2 무상태 투명 시계 기능 (P2P – 레이어 2 / E2E – 레이어 2)
●호환 SoC-e IEEE 1588 IP 코어（1588Tiny，PreciseTimeBasic）
●유통관리
●멀티캐스트 프레임 필터링
●스위치 포트 마스크: 특정 포트에 대한 사용자 정의 프레임 전송
●포트 기반 VLAN 지원
서비스 품질(QoS)
●우선순위(PCP-802.1p, DSCP TOS, 이더넷 타입)
●IEEE 802.1X EAPOL 하드웨어 처리
●DSA(분산 교환 구조)

중복 프로토콜
●RSTP (소프트웨어 스택 필요)
RSTP의 하드웨어 지원
Linux용 IP 코어 참조 RSTP 스택
Posix 호환 RSTP 스택 제공
●MRP (소프트웨어 스택 불필요)
링 관리자(MRM)
링클라이언트(MRC)
●DLR (소프트웨어 스택 불필요)
비콘 기반 노드
마스터 노드

MES는 그래픽 사용자 인터페이스에서 IP 커널을 사용하고 편리한 방식으로 IP 매개변수를 구성할 수 있는 새로운 Xilinx Vivado 도구를 사용하여 FPGA 설계에 쉽게 통합될 수 있다.

네트워크 관리 이더넷 스위치의 IP 블록 다이어그램

Xilinx FPGA 지지 시리즈 및 평가판
우리의 MES IP는 다음 Xilinx 시리즈에 배포될 수 있다. 다음 링크에서 서로 다른 Xilinx 제품 시트와 선택 가이드를 찾을 수 있다.
●7-Series (Zynq SoC, Spartan, Artix, Kintex, Virtex)
●Ultrascale (Kintex, Virtex)
●Ultrascale+ (Zynq MPSoC, Kintex, Virtex)
●Versal ACAP
평가판의 경우 사전 로드된 IP 커널 설계를 제공할 수 있는 시스템 레벨 모듈(SoM)도 출시했다. 이 경우 7시리즈 Zynq Xilinx FPGA가 있는 SMART zynq 벽돌 솔루션을 사용하는 것이 좋다. 7 시리즈 Zynq 장치가 원하는 것이 아니라면 Ultrascale 또는 Ultrascale + Xilinx FPGA 시리즈를 기반으로 하는 다른 SoM이 있다.